職責(zé)描述： 

1.從事LDMOS、CMOS、eflash、SGT、BJT、Schottky、JEFT、Zener、ESD等器件的TCAD仿真與分析

2.搭建新器件仿真平臺，解決各類仿真問題

3.參與研發(fā)項目，解決BCD、HV、MCU等項目的器件及可靠性問題

4.能夠制定合理的仿真計劃，帶領(lǐng)進行TCAD仿真和器件分析，給予完整報告

5.能夠獨立制定split table，分析WAT，提出器件優(yōu)化建議

任職要求：

1.學(xué)歷背景：微電子、物理、材料等相關(guān)專業(yè)碩士及以上學(xué)歷

2.工作經(jīng)歷： 5年以上工作經(jīng)驗

3.知識：熟練使用TCAD仿真軟件對各類半導(dǎo)體器件的仿真及分析，熟悉各類半導(dǎo)體器件（LDMOS、CMOS、eflash、SGT、BJT、Schottky、JEFT、Zener、ESD等）工作原理

4.專業(yè)技能：有半導(dǎo)體器件TCAD仿真工作經(jīng)歷，能夠獨立搭建新仿真平臺，熟悉工藝流程及器件分析者優(yōu)先

5.職業(yè)素養(yǎng)：良好的抗壓力和溝通協(xié)調(diào)能力

崗位職責(zé)：

1． MCU器件開發(fā)、結(jié)構(gòu)調(diào)整、工藝整合

2． 電性調(diào)試：制定DOE 實驗、分析數(shù)據(jù)

3． 良率提升：線上工藝監(jiān)控、缺陷分析

4． 可靠性提升：優(yōu)化工藝提升工藝可靠性

崗位要求：

1. 半導(dǎo)體物理，微電子等專業(yè)碩士以上學(xué)歷

2. 具備扎實的半導(dǎo)體物理、器件理論和工藝原理知識

3. 半導(dǎo)體領(lǐng)域2年以上工作經(jīng)驗

崗位職責(zé)：

1. 從事 90nm BCD 工藝開發(fā)，建立工藝流程，和 FAB PE 一起建立工藝流程 recipe ，開發(fā)新的模組工藝

2. 制定實驗批次 split, 設(shè)計實驗解決工藝缺陷，提升產(chǎn)品良率

3. 設(shè)計平臺器件結(jié)構(gòu)，順利獲得 TQV&MPW 進行平臺驗證，設(shè)計測試圖形，量測分析器件參數(shù)，優(yōu)化器件性能

4. 協(xié)同可靠性部門完成相應(yīng)的工藝可靠性測試，產(chǎn)品可靠性測試；并對可靠性問題進行分析，提出解決方

案，確保產(chǎn)品安全

5. NTO 導(dǎo)入及驗證，負責(zé)產(chǎn)品上量并轉(zhuǎn)移至 FAB

6. 完成領(lǐng)導(dǎo)安排的其他任務(wù)

任職條件：

1. 微電子，物理，材料，化學(xué)等相關(guān)專業(yè)碩士以上學(xué)歷

2. 至少3 年及以上相關(guān)經(jīng)驗

2. 熟悉半導(dǎo)體物理，分析半導(dǎo)體器件（ CMOS,BJT,LDMOS 等 工作原理

3. 有 PIE/TD 工作經(jīng)歷，熟悉工藝流程者優(yōu)先

4. 具有良好的抗壓能力和溝通協(xié)調(diào)能力

崗位職責(zé)：

1.作為邏輯研發(fā)項目的項目執(zhí)行人，參與公司技術(shù)路線圖制定和新項目調(diào)研；

2.參與制定、執(zhí)行流片方案，確定邏輯器件工藝和關(guān)鍵參數(shù)規(guī)格制定；

 3.設(shè)計實驗解決工藝異常問題，整合不同單元工藝模塊，優(yōu)化工藝流程；

4.參與器件結(jié)構(gòu)的設(shè)計，相關(guān)器件特性參數(shù)的模擬、測試、分析，優(yōu)化器件性能；

5.參與建立表征器件相關(guān)參數(shù)的測試程序，分析工藝波動對器件特性的影響；

6.給予team技術(shù)指導(dǎo)，提升設(shè)計團隊技術(shù)能力；

崗位要求：

1.電子工程師、物理、計算機科學(xué)或材料科學(xué)領(lǐng)域的碩士或博士學(xué)位， 半導(dǎo)體，電子，電機工程背景優(yōu)先；

2.8年以上工藝技術(shù)開發(fā)、TCAD、SRAM/Testchip設(shè)計、開發(fā)、工藝或產(chǎn)品工程相關(guān)經(jīng)驗；3年以上邏輯器件開發(fā)經(jīng)驗；1年以上項目管理經(jīng)驗，在此期間展現(xiàn)良好的管理能力及完成相關(guān)項目； 

3. 65/55/40/28nm經(jīng)驗及有SRAM bitcell設(shè)計維護優(yōu)先；

4.扎實的半導(dǎo)體工藝、器件和IC制造知識；在半導(dǎo)體和邏輯器件結(jié)構(gòu)、工藝技術(shù)、電學(xué)特性和量測有扎實的知識；

 5.在半導(dǎo)體器件和工藝流程，testkey設(shè)計和布局，mask data審查和DRC審查，以及潛在問題識別和解決的技能擁有高級能力；在工程晶片DOE、手動電性測量及參數(shù)分析，工藝和產(chǎn)品失效分析中擁有高級分析技能；

6.熟悉FMEA（失效模式及效果分析）、DOE、SPC和TDP（技術(shù)開發(fā)程序）；熟悉芯片失效分析、良率提升等工作中所需采用的方式方法；

7.良好的中英文書面和口頭溝通能力；良好的技術(shù)和分析能力，包括對半導(dǎo)體制造工藝的基本分析；較強的計算機應(yīng)用能力（如微軟Word、Excel等）；良好的團隊合作精神。   

聯(lián)系方式：

自貿(mào)區(qū)廠區(qū)

聯(lián)系方式：recruiting@tahyyl.com

崗位職責(zé)：

1、作為邏輯研發(fā)項目的項目執(zhí)行人，參與公司技術(shù)路線圖制定和新項目調(diào)研；

2、參與制定、執(zhí)行流片方案，確定邏輯器件工藝和關(guān)鍵參數(shù)規(guī)格制定；

3、設(shè)計實驗解決工藝異常問題，整合不同單元工藝模塊，優(yōu)化工藝流程；

4、參與器件結(jié)構(gòu)的設(shè)計，相關(guān)器件特性參數(shù)的模擬、測試、分析，優(yōu)化器件性能； 5.參與建立表征器件相關(guān)參數(shù)的測試程序，分析工藝波動對器件特性的影響；

6、給予team技術(shù)指導(dǎo)，提升設(shè)計團隊技術(shù)能力；

任職要求：
1、電子工程師、物理、計算機科學(xué)或材料科學(xué)領(lǐng)域的碩士或博士學(xué)位， 半導(dǎo)體，電子，電機工程背景優(yōu)先；

2、8年以上工藝技術(shù)開發(fā)、TCAD、SRAM/Testchip設(shè)計、開發(fā)、工藝或產(chǎn)品工程相關(guān)經(jīng)驗；3年以上邏輯器件開發(fā)經(jīng)驗；1年以上項目管理經(jīng)驗，在此期間展現(xiàn)良好的管理能力及完成相關(guān)項目；

3、65/55/40/28nm經(jīng)驗及有SRAM bitcell設(shè)計維護優(yōu)先；

4、扎實的半導(dǎo)體工藝、器件和IC制造知識；在半導(dǎo)體和邏輯器件結(jié)構(gòu)、工藝技術(shù)、電學(xué)特性和量測有扎實的知識；

5、在半導(dǎo)體器件和工藝流程，testkey設(shè)計和布局，mask data審查和DRC審查，以及潛在問題識別和解決的技能擁有高級能力；在工程晶片DOE、手動電性測量及參數(shù)分析，工藝和產(chǎn)品失效分析中擁有高級分析技能；

6、熟悉FMEA（失效模式及效果分析）、DOE、SPC和TDP（技術(shù)開發(fā)程序）；熟悉芯片失效分析、良率提升等工作中所需采用的方式方法；

7、良好的中英文書面和口頭溝通能力；良好的技術(shù)和分析能力，包括對半導(dǎo)體制造工藝的基本分析；較強的計算機應(yīng)用能力（如微軟Word、Excel等）；良好的團隊合作精神。

聯(lián)系方式：
自貿(mào)區(qū)廠區(qū)
聯(lián)系方式：recruiting@tahyyl.com